bifa·必发(中国)唯一官方网站

　　必发官方网站积体电路ღ★ღ，必发bifa官方网站ღ★ღ。必发ღ★ღ，前言ღ★ღ：集成电路(芯片)是用光刻为特征的制造工艺ღ★ღ，一层一层制造而成ღ★ღ。所以,芯片技术中就有了“层”的概念ღ★ღ。那么ღ★ღ，芯片技术中有多少关于“层”的概念？媒体报道说美光公司推出了176层的3D NAND闪存芯片bifaღ★ღ，这里的“层”又是什么意思？本文从科普的视角ღ★ღ，来个“层层”全解析ღ★ღ。

　　要说明芯片技术中“层”的概念ღ★ღ，要先大致了解一下芯片的设计和制造过程ღ★ღ。这些科普内容已在我的另一片文章“【芯论语】光刻如何一步一步变成了芯片制造的卡脖子技术？”中介绍过[5]ღ★ღ。该文介绍了光刻工艺如何按照芯片设计布图(Layout)滨崎步ღ★ღ，一层一层把不同的半导体材料制作在硅片上ღ★ღ，最后形成了一个有结构的电路元器件层的过程ღ★ღ。本文不再展开论述ღ★ღ，仅引用了这篇文章中如下两张图加以说明ღ★ღ。

　　图1是光刻工艺过程的示意图ღ★ღ。图2a是芯片布图上一个晶体管的设计布图ღ★ღ，芯片布图在制造准备过程中被分离成多个掩膜图案ღ★ღ，并制成一套多张的掩膜版(图2b)bifaღ★ღ。芯片制造厂按照工艺顺序安排ღ★ღ，逐层把掩膜版上的图案制作在硅片上ღ★ღ，形成了一个立体的晶体管(图2c)ღ★ღ。

　　一个芯片上可以包含数亿～数百亿个晶体管ღ★ღ，并经过互连实现了芯片的整体电路功能ღ★ღ。经过制造工艺的各道工序后滨崎步ღ★ღ，这些晶体管将被同时加工出来ღ★ღ。并且ღ★ღ，在硅晶圆上整齐排满了数量巨大的相同芯片ღ★ღ，经过制造工艺的各道工序后ღ★ღ，这些芯片也将被同时加工出来ღ★ღ。

　　参见图3ღ★ღ，芯片布图上的每一层图案用不同颜色标示ღ★ღ。对应每一层的图案ღ★ღ，制造过程会在硅晶圆上制做出一层由半导体材料或介质构成的图形ღ★ღ。本文把这些图形层称之为材料介质层ღ★ღ。例如P型衬底层ღ★ღ、N型扩散区层ღ★ღ、氧化膜绝缘层ღ★ღ、多晶硅层ღ★ღ、金属连线层等ღ★ღ。芯片布图有多少层ღ★ღ，制造完成后的硅晶圆上基本就有多少材料介质层ღ★ღ。根据工艺安排ღ★ღ，材料介质层的层数也许还会有增加ღ★ღ。

　　芯片制造就是按照芯片布图ღ★ღ，在硅晶圆上逐层制做材料介质层的过程ღ★ღ。材料介质层在硅晶圆上叠加在一起ღ★ღ，就形成了整个芯片上ღ★ღ，乃至整个硅晶圆上所有的电路元器件ღ★ღ。它们主要包括晶体管(三极管)ღ★ღ、存储单元ღ★ღ、二极管ღ★ღ、电阻ღ★ღ、连线ღ★ღ、引脚等ღ★ღ。

　　图4.芯片微观示意图 (从材料介质层角度看是纵横交错的线条ღ★ღ，从电路层角度看是平铺在硅片上的一层电路元器件)

　　这些电路元器件从材料介质层的角度上看是有结构的ღ★ღ、立体的ღ★ღ。但是ღ★ღ，电路元器件是平面分布在硅片上ღ★ღ，乃至整个硅晶圆上滨崎步ღ★ღ，它们是二维(2D)分布的ღ★ღ，是一个平面层ღ★ღ。本文把硅晶圆上的电路元器件层称之为电路层ღ★ღ。这样的芯片裸片封装起来就是早期传统的平面芯片(2D芯片)ღ★ღ。

　　电路层中ღ★ღ，早期电路元器件的结构是平面摆放的ღ★ღ，称为平面(Planar)结构器件ღ★ღ。为了提高芯片集成度ღ★ღ，电路元器件特别是晶体管尺寸一直在按照摩尔定律缩小ღ★ღ，当器件尺寸缩小到不能再缩小的时候ღ★ღ，业界发明了把电路元器件竖起来的结构形式ღ★ღ，以缩小芯片面积ღ★ღ。有人把这种竖起来的器件称为三维 (3D)ღ★ღ、立体的结构器件ღ★ღ。笔者觉得将其称为侧向(Sideways)结构器件更为准确ღ★ღ。因为如论平面结构器件还是侧向结构器件ღ★ღ，虽然从材料介质层角度看都是立体的ღ★ღ，但是从元器件整体来看ღ★ღ，它们平面分布在硅晶圆上ღ★ღ，只是一层电路元器件ღ★ღ，并没有立体的概念ღ★ღ。

　　早期的芯片制造工艺比较传统ღ★ღ，在硅晶圆上只能制造一个电路层ღ★ღ。以图5所示的晶体管和图6所示的闪存单元举例ღ★ღ，电路元器件的结构不管是平面的(图5aღ★ღ、图6a)ღ★ღ，或者是侧向的(图5bღ★ღ、图6b)ღ★ღ，元器件上面不再有元器件的堆叠ღ★ღ。经过电路层制造bifaღ★ღ、划片ღ★ღ、封装和测试ღ★ღ，就完成了芯片制造的全过程ღ★ღ。这种单个电路层的芯片就是早期传统的平面芯片(2D芯片)ღ★ღ。

　　随着芯片封装工艺进步ღ★ღ，为了缩小芯片尺寸ღ★ღ，业界发明了多层芯片堆叠封装技术ღ★ღ。开始时ღ★ღ，堆叠封装是把多个芯片裸片堆叠放置在一起ღ★ღ，把芯片之间的信号通过邦定(bonding)技术连结bifaღ★ღ，组成内部的完整系统ღ★ღ，再把外部信号通过封装引脚外连ღ★ღ，最后封装成为一个完整芯片(图7a)ღ★ღ。后来ღ★ღ，业界发明了硅通孔(TSV)技术ღ★ღ，堆叠的芯片裸片之间的信号是通过TSV连接ღ★ღ，形成了更加紧凑的多芯片堆叠封装芯片(图7b)ღ★ღ。

　　这种芯片内部有多个电路层ღ★ღ，它们可以称为立体芯片ღ★ღ，或者称为3D芯片ღ★ღ。但是ღ★ღ，这种3D芯片是在封装阶段通过多层芯片裸片堆叠形成的ღ★ღ，从芯片制造角度看ღ★ღ，这种3D芯片只能看作是伪3D芯片ღ★ღ。

　　目前ღ★ღ，芯片制造工艺已发展到炉火纯青的地步ღ★ღ。为了节省硅片面积ღ★ღ，在下面的电路层制作完成之后ღ★ღ，可以继续在其上制做另一层电路层ღ★ღ，形成两个ღ★ღ、甚至多个电路层在硅晶圆上的堆叠ღ★ღ，在芯片制造阶段就完成了3D芯片的制造ღ★ღ。这样就实现了真正意义上的立体芯片ღ★ღ，也简称3D芯片滨崎步ღ★ღ。

　　这种技术目前主要用在3DNAND闪存等很规则的芯片制造领域ღ★ღ。存储单元(Memory Cell)采用侧向结构ღ★ღ。一般地ღ★ღ，闪存芯片如果号称是N层的NAND闪存ღ★ღ，就至少有N个电路层ღ★ღ。目前ღ★ღ，三星的3D V-NAND存储单元的层数已由2009年的2层逐渐提升至24层ღ★ღ、64层ღ★ღ，再到2018年的96层[2]ღ★ღ，2019年8月完成128层V-NAND闪存的开发ღ★ღ，并实现量产ღ★ღ。三星计划2021年下半年则会量产第7代V-NAND闪存,堆叠层数提升到176层ღ★ღ。美光已发布了采用最新技术的第五代176层3D NAND闪存芯片[4]ღ★ღ。

　　在国内ღ★ღ，长江存储2017年7月研制成功了国内首颗3D NAND闪存芯片ღ★ღ；2018年三季度32层产品实现量产ღ★ღ；2019年三季度64层产品实现量产ღ★ღ。目前已宣布成功研发出128层3D NAND闪存芯片系列[3]ღ★ღ。长江存储3D NAND闪存技术的快速发展ღ★ღ，得益于其独创的“把存储阵列(Cell Array)和外围控制电路(Periphery)分开制造ღ★ღ，再合并封装在一起”的XtackingTM技术ღ★ღ。

　　据报道ღ★ღ，美光最新一代的176层3D NAND将直接取代96层的版本滨崎步ღ★ღ。目前已知的是ღ★ღ，美光首批176层3D NAND采用了将双88层融合到一起的设计(堆叠512Gbit TLC闪存)ღ★ღ。该芯片技术换用了电荷陷阱存储单元的方案ღ★ღ，似乎也极大地降低了每一层的厚度ღ★ღ。目前176层的裸片仅为45μmღ★ღ，与美光的64层浮栅3D NAND相同ღ★ღ。16层裸片堆叠式封装的厚度不到1.5 mmbifaღ★ღ，适用于大多数移动/存储卡使用场景[4]ღ★ღ。

　　后记ღ★ღ：本文通过光刻技术和芯片制造技术介绍ღ★ღ，理清了芯片技术中的材料介质层与电路层的概念ღ★ღ，从而更清楚知道什么是2D芯片ღ★ღ，什么是3D芯片？也了解到目前的3D闪存芯片ღ★ღ，在制造时就可以堆叠集成多达176层的电路层ღ★ღ。更甚者ღ★ღ，这种3D芯片在封装时还可以进行多达16层裸片的堆叠封装ღ★ღ。在一块厚度不到1.5mm的闪存卡中ღ★ღ，竟然有多达2816层的电路层在工作ღ★ღ，芯片技术的精妙之处可见一斑ღ★ღ。

　　3.爱集微ღ★ღ，长江存储宣布成功研发128层3D NAND Flash芯片系列ღ★ღ，电子发烧友ღ★ღ：ღ★ღ，2020.9.2

　　5.天高云淡bifaღ★ღ，【芯论语】光刻如何一步一步变成了芯片制造的卡脖子技术？ღ★ღ，腾讯网ღ★ღ：ღ★ღ，2020.11.30